前言

今日电子产品愈轻薄短小
，PCB之设计布线也愈趋重大难题。除需兼顾功效性与清静性外
，更需可生产及可测试。兹就可测性之需求提供规则供设计布线工程师参考
，如能注重之
，将可为贵公司省下可观之ICT治具制作用度并增进测试之可靠性与ICT治具之使用寿命。

可取用之规则虽然有双面ICT治具
，但[敏感词]将被测点放在统一面。

? 被测点优先顺序：A.测垫(Testpad) B.零件脚(Component Lead) C.贯串孔(Via)

? 两被测点或被测点与预钻孔之中心距不得小于1.27mm。以大于2.5mm为佳
，其次是2.0mm

? 被测点应离其周围零件(位于统一面者)至少2mm
，如为高于5mm零件
，则应至少间距3mm。

? 被测点应平均漫衍于PCB外貌
，阻止局部密度过高。

? 被测点直径[敏感词]能不小于0.9mm
，如在上针板
，则[敏感词]不小于1.00mm
，形状以圆形或正方形较佳。

? 被测点的Pad及Via不应有防焊漆(Solder Mask)。

? 被测点应离板边或折边至少3mm。

? PCB厚度至少要1.35mm
，厚度少于此值之PCB容易板弯
，需特殊处置惩罚。

? 定位孔(Tooling Hole)直径[敏感词]为3.175mm。其公差应在+0.05mm。其位置应在PCB之对角。

? 被测点至定位孔位置公差应为+/-0.05mm。

? 阻止将被测点置于SMT零件上
，非但可测面积太小
，不可靠
，并且容易危险零件。

? 阻止使用过长零件脚(大于4.3mm))或过大的孔径(大于1.5mm)为被测点
，需特殊处置惩罚。

ICT治具制作所需资料

? Layout CAD File或gerber file：例如: PCADR-->* .pdf PADSR--> *.asc

? PCB空板一片(请注重版本及连片问题)

? 待测实体及格板一片

? BOM

ICT治具PCB LAYOUT 配合事项

? 每一铜箔岂论形状如
，至少需要一个可测试点。

? 测试点位置思量顺序：

1. ACI插件零件脚优先思量为测试点。

2. 铜箔露铜部份(测试PAD)
，但[敏感词]吃锡。

3. 立式零件插件脚。

4. Through Hole不可有Mask。

? 测试点直径

1.）1m/m以上
，以一样平常控针可抵达测试效果。

2.）1m/m以下
，则须用较细密探针增添制造本钱。

3.PAD接触性须好。

? 测试点形状
，圆形或正方形均可。(均可
，并无一定限制)点与点间的间距须大于2m/m(中心点对中心点)。

 ? 双面PCB的要求：以能做成单面测试为思量重点 1. SMD面走线少须有1 through hole贯串至dip面
，以便充当为测试点
，由dip面举行测试。 2. 若through hole须mask时
，则须思量于through hole旁lay测试pad。 3. 若无法做成单面
，则以双面治具方法制作。

? 空脚在可允许的规模内
，应思量可测试性
，无测试点时
，则须拉点。

? Back Up Battery[敏感词]有Jumper
，于ICT测试时
，能有用隔离电路。

? 定位孔要求

1. 每一片PCB须有2个定位孔
，且孔内不可沾锡。

2. 选择以对角线
，距离远之2孔为定位孔。